微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 有没有人遇到过仿真波形和上硬件调试不一致的情况

有没有人遇到过仿真波形和上硬件调试不一致的情况

时间:10-02 整理:3721RD 点击:
rt
主要是指时序仿真时的延时导致有错位,比如仿真中是从1计数而实际硬件中是从2计数

[讨论]有没有人遇到过仿真波形和上硬件调试不一致的情况
基本上不应该出现这种情况。
首先要保证仿真真实反应硬件,然后要保证设计能正确综合到你需要的电路。
如果愿意可以把你的代码贴上来

[讨论]有没有人遇到过仿真波形和上硬件调试不一致的情况
有一种可能会引起这种现象,就是在“异步复位”结束后立即开始计数,原因是不满足建立/保持时间,当然这种现象也与你的初始值有关。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top