• · 问：pld的复用I/O脚问题12-25
• · constriant的问题！12-25
• · 问：VHDL和Vverlog可不可以混合编程12-25
• · DDR sdram reference voltage疑问12-25
• · 版主请教12-25
• · 关于gclk2一问，请大家帮忙看看？　　12-25
• · 原理圖 BUS 沖突 請各位大蝦救命12-25
• · 上升沿触发后，延时输出能否实现？12-25
• · 使用altera pci ip core的问题12-25
• · 设计pcmcia底板的一个新问题，请斑竹赐教。12-25
• · cpld的一些引脚在pcb中怎么处理？12-25
• · 关于MII口的问题 (无内容)12-25
• · 请教前辈有关ＤＣ问题！12-25
• · 求助，编译报错12-25
• · maxplus II仿真问题12-25
• · 楼主万岁12-25
• · xilinx的的FPGA大伙知道价格吗？12-25
• · 分享FTP空间12-25
• · DSP与FPGA接口问题？12-25
• · 有用foundation3.1和modelsim的么？12-25
• · 请教ｄｃ问题　请帮帮我12-25
• · 我现在已经实现了一个计时单元，但是我想把输入信号延时“计时单元所计的时间”12-25
• · 主板debug卡12-25
• · SDRAM 控制的刷新问题和锁相环问题12-25
• · 斑竹请帮我看看这个程序，在综合时提示错误！12-25