微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教dc问题 请帮帮我

请教dc问题 请帮帮我

时间:10-02 整理:3721RD 点击:
[这个贴子最后由yilan77在 2004/07/20 11:11am 第 2 次编辑]
1.de_shell-t>set_dont_touch_network [get_clocks clk] 什么意思
2.defining a clk 时,duty cycle 是什么概念
3.operating condition中:process是什么概念

请教dc问题 请帮帮我
1.指clock网络不做任何优化,延时等动作,看成是理想网络。clock单独做时钟树。
2 duty cycle指一个时钟周期中高电平和低电平所占的比例,理想的时钟是50%
3 不知道

请教dc问题 请帮帮我
3. 采用的工艺

请教dc问题 请帮帮我
[这个贴子最后由yilan77在 2004/07/20 05:19pm 第 1 次编辑]
谢谢楼上兄弟 再请教一下 
1.dc_shell-t> set_wire_load_mode enclosed 什么意思?
2.我在看一篇dc培训的东东,set_max_capacitance 为什么在 Time and load Budgeting 这一章节才提到,我觉得应该是属于 Environment Attribute的内容啊?

请教dc问题 请帮帮我
1.不用wire load mode
2。不知道
这些问题在你的教材里面一定都有解释的

请教dc问题 请帮帮我
我手上的资料讲的不是很详细 加上我是硬件方面的新手 所以有些东西理解比较慢 
1.再请教一下前辈 wlm 是不是用来估wire delay的?
2.dc_shell-t> echo "Frequency= " 1/$clock_period正确吗?
 为什么不是 echo "Frequency= " [expr 1/$clock_period]

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top