微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > CPLD配置问题

CPLD配置问题

时间:10-02 整理:3721RD 点击:
[这个贴子最后由Morphus在 2004/06/10 11:41am 第 1 次编辑]
用MAX+plus II配置时,提示hardware is busy。电路是自己搭的,有什么问题吗,请高人来帮帮忙。
各引脚已上拉至Vcc

[求助]CPLD配置问题
没用过配置芯片
应该需要上拉电阻的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top