写testbench的时候，

写testbench的时候，是不是原来的输入都是reg，输出都是wire啊?刚开始学习，对reg和wire的理解不是很好。最近写的几个testbench好像只有这样才正确，不知道我这样理解对不对啊? 原因是什么呢?

写testbench的时候，
直接生成最方便

写testbench的时候，
直接生成?
楼上的怎么直接生成阿?用activeHDL生成过，但是自动生成的好像也不好。：（

写testbench的时候，
顶楼：
不理解的情况下，怎么正确怎么写