微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问writing testbench中的procedural interface和Utility Packages意思?

请问writing testbench中的procedural interface和Utility Packages意思?

时间:10-02 整理:3721RD 点击:
1、请问proceduralinterface和Utility Packages意思?
writing testbench 中 Define a procedural interface to the bus-functional model and utilityroutines.中的proceduralinterface是指什么呢?是不是总线功能模型中的task定义中的输入输出信号端口呢?
同时请问Utility Packages到底要怎么翻译呢?
2、For these verification components to be reusable by many testbenches, you must define a procedural interface independent of their detailed implementation. A procedural interface simply means that all the functionality of these components is accessed through procedures or tasks ,never through global variables or signals.中为什么从来不用全局变量或信号去访问呢?因为平时很多没有输入输出端口的task都是通过全局变量或信号去访问的呀? 为什么这里不可以呢?
看到人问这个问题,我也不是很清楚,就再发一个在这里拉

请问writing testbench中的procedural interface和Utility Packages意思?
怎么翻译才贴切呢?
呵呵
我也不知道
所以也随便发过来问问大家

请问writing testbench中的procedural interface和Utility Packages意思?
赫赫,這是從書裏摘出來的吧, 要看看原書從全文理解才會明白啊。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top