微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 大家看看这两个题,谢谢了!

大家看看这两个题,谢谢了!

时间:10-02 整理:3721RD 点击:
1.一个四级的Mux,其中第二级信号为关键信号,如何改善timing?
6.用C语言实现统计某个cell在某.v文件调用的次数。
7.Cache的主要部分。
碰到难题了,大家给出链接也可以,最好解释一下,谢谢了。

[求助]大家看看这两个题,谢谢了!
面试题

[求助]大家看看这两个题,谢谢了!
cache應該是由靜態ram組成的吧,因爲結構比較複雜,成本很高,所以cpu裏的cache一般都不會做的很大,現在intel好像有2M cache的cpu了吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top