微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于时钟树生成问题,在SE5.3环境下

关于时钟树生成问题,在SE5.3环境下

时间:10-02 整理:3721RD 点击:
请各位小编指教:
两个问题,
1 细节问题: 我的时钟输入信号为clock,网表文件没有问题(暂时没有pad),先前我在错误输入gcfconstraints下可以生成时钟树,但是后来便不能了,msg提示找不到clock root,我怀疑在什么地方有些变动,但找了快两天了,也没有找到原因,
2 gcf的问题
我的系统内有两套时钟,其中一套时钟由外界输入,另一套时钟由输入时钟在系统内部生成(也就是分频),我的gcf constraints在定义内部时钟树root时,无论如何定义后,再做pearl分析时都提示找不到这个component,在SE资料上说应该是devider。clkout,这个如何理解?

关于时钟树生成问题,在SE5.3环境下
补充一下我的第一个问题
在initial.log文件提示
pboclock version 3.5-s7
Built on Tue Oct 17 20:19:53 PDT 2000
Reading library data...
Reading netlist data...
Initializing clock tree databases...
Reading GCF file for boundary conditions...
Reading constraints file...
(clock report (initial)) ERROR: Clock tree component +IOPIN not CORE, BLOCK or RING.
+IOPIN clkout (+clkout)
U255_QPOPT_BUF1 Y (CLKBUFX8)
U255_QPOPT_BUF1 A (CLKBUFX8)
U255 Y (MX2X2)
U255 B (MX2X2)
+IOPIN clock (+clock)
(clock report (initial)) Exiting due to errors.
这个东东,不知道什么意思

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top