微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 急!如何用64M时钟产生一个稳定的9.6K的时钟!

急!如何用64M时钟产生一个稳定的9.6K的时钟!

时间:10-02 整理:3721RD 点击:
各位高手,如何用64M时钟产生一个稳定的9.6K的时钟!可否给出一段程序!在线等待您的解答,不胜感激

急!如何用64M时钟产生一个稳定的9.6K的时钟!
如果是采用xilinx fpga可以先2分频,再采用dll 3倍频
如果试做asic 应该采用dpll的办法

急!如何用64M时钟产生一个稳定的9.6K的时钟!
是只能用FPGA产生吗?外加一个芯片可以吗?
使用ICS663可以实现你所需的任何一种频率!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top