• · SATA接口调试11-27
• · set_tlu_plus_files报错，求解11-27
• · 如何保证电路在10%的timing偏差内还可以正常工作？11-27
• · XILINX ZC706开发套件使用问题11-27
• · 使用IBUFDS接收差分信号问题11-27
• · DDR3初始化不成功 MIG KC70511-27
• · 求助memory compiler生成的双口SRAM的形状面积和深度的问题11-27
• · 在viviado中用microblaze 的理解对吗？11-27
• · vivado 连接target老是出现同一个问题。11-27
• · specify block的总结11-27
• · vivado 差分信号 引脚的约束11-27
• · 哪位大神指导一下我microblaze和FPGA 之间程序是怎样交互的11-27
• · DC综合一个模块后，怎样写出.db文件11-27
• · 求助memory compiler生成的双口SRAM 的测试代码怎么写11-27
• · set_clock_groups11-27
• · 请教modelsim中vlog的用法11-27
• · 最新使用Chipscope遇到的问题，求助各位大牛11-27
• · DDR2 controller求助11-27
• · 请教dve查看coverage崩溃的问题？应该怎么解决呢？11-27
• · centos/rhel synopsys工具安装问题11-27
• · 400乘以400的32位浮点数矩阵运算11-27
• · 问个入门问题11-27
• · RAM读写问题11-27
• · Verilog原语都只有一个输出吗？11-27
• · FPGA与pc串口通信11-27