• · 亮斑的追踪11-27
• · Hspice Error11-27
• · 谁有RobustVerilog 1.5 以上的 共享一个 谢谢11-27
• · 学数字电路设计，是要学FPGA吗，还有Verilog？11-27
• · 一个FPGA IP的开源网站，欢迎浏览11-27
• · 基于FPGA的Uart接收图像数据至VGA显示11-27
• · 关于spectreverilog不支持64位cadence ，求大神解释11-27
• · 关于异步复位、同步释放的问题11-27
• · crc校验11-27
• · 时序反标问题11-27
• · SDRAM和DDR2控制器编写11-27
• · NOVAS nLint 设计规则检查工具11-27
• · 求助，fpga开发板外接ROM，信号有问题。11-27
• · 14443 中crc在接收端怎么进行校验11-27
• · 为什么我装vcs破解时候，在ubuntu下lmgrb和lmstat都不能用，总说没有此命令。11-27
• · synopsys vcs-mx2014.3和2015.09和2016.06版。百度网盘的资料11-27
• · 潘老师的gVim设计模板11-27
• · 寻找熟悉ZYNQ-7000 FPGA开发板的大牛，有项目求合作11-27
• · 关于Altera FPGA采用MAX器件实现动态加载的问题11-27
• · Verilog基本电路设计之二（时钟无缝切换）11-27
• · 基于FPGA的RGB_YCbCr_Gray算法实现11-27
• · 关于modelsim的问题，求解11-27
• · 什么时候用状态机？11-27
• · 使用FPGA实现TM（Traffic Management）的讨论11-27
• · 请教一下xilinx MIS IP core仿真DDR3时DDR3内存初值的问题11-27