微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 时序反标问题

时序反标问题

时间:10-02 整理:3721RD 点击:

大家好!
问个问题,反标时序有什么特别要注意的吗。
为什么我的每次都标不上,单sdf log里也不报。
每次都会用到库里面的延时信息。
求解啊。

谢谢了。

刚看到在ncelab的时候会报warning:
*W:,SDFRDE:Read error for default code ,skipping annotation of  aaa.X
有没有人遇到这种情况?
是不是编译出错了?

可能是sdf格式不兼容
近年的ncsim, vcs读取PT生成的sdf时,ncsim常失败,vcs总能成功



    谢谢。
    这个太诡异了, 换vcs试试。

2006,2007版的PT生成的sdf兼容性还是可以的,ncsim能正常读取,后来就不行了,只能用vcs了.
CDS, SNPS两个老大不搞好兼容性测试,折腾人哪.



    是啊。
     谢谢大侠了。哈哈

     问题解决了。

      pt 换了几个参数。



   怎么换的啊大哥。共享啊。



   大哥你把你解决的方法给我讲讲吧,我也遇到这个问题了。


给你发短信息了。



   没有看到啊,对不起能不能再麻烦你发一次,我这儿没有看到。



   好了我知道了阿明,我还没有看出来是你


知道就好。



   高手,能详细告诉我下这个问题怎么解决的吗?非常感谢!


小编怎么解决的能告知吗,最近也遇到这个问题,很头疼

上一篇:SDRAM和DDR2控制器编写
下一篇:crc校验

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top