关于spectreverilog不支持64位cadence ，求大神解释
时间：10-02
整理：3721RD
点击：
各位大神，是这样的，我的cadence61是64bit的，但是我的数模混合仿真的时候，spectreverilog总是报错，说是不支持64位，请问这是怎么回事啊，一般咋解决啊?
自己顶一个
再顶一个！
遇到同样的问题 你解决了吗
同问：
ERROR (SPECTRE-16689): SpectreVerilog cannot support 64bit.
改成32bit=all是不行的,需要在把all换成EXCLUDE:spectre
就是CDS_AUTO_64BIT=EXCLUDE:spectre
同样问题，只有修改成32bit，才能使用specterverilog