• · 请教各位大牛一个在linux下启动ModelSim 10.2c的问题。11-27
• · how do we get cm3_dsm_cfg.v ？11-27
• · 请教Xilinx Zynq7000 FPGA的DDR3的问题11-27
• · FPGA的logic cell、logic slice、门数问题11-27
• · pcie2.0x8的发数问题11-27
• · zynq调试时出现Error opening JTAG UART @ localhost:-111-27
• · 关于SERDES错位、复位问题11-27
• · get_cells -filter通配符问题11-27
• · timing loop hold 分析11-27
• · vivado可在线调试，但无法烧写的问题？11-27
• · 求pcie仿真dma，出现ep端收不到cpld的原因以及解决办法11-27
• · 求助啊！unbuntu14.04下安装DC2008问题11-27
• · Xilinx PCIe仿真问题11-27
• · Altera PCIE(with DMA）IP，Bar address width不可配11-27
• · Synopsys破解的时候出下这种错误11-27
• · 求助Ubuntu下安装synopsys怎么会出现redhat啊？11-27
• · 求H.265(HEVC)编解码器IP核，用于FPGA的11-27
• · 如何用FIFO实现带宽控制。11-27
• · 求助关于NangateOpenCellLibrary库的综合11-27
• · xilinx h264解码ip core11-27
• · Xilinx 第三方 RAID IP11-27
• · 在xilinx V7 FPGA 实现PCIe设备，软件进行大量数据传输时（1GB写）的问题？11-27
• · SRAM的读问题11-27
• · 如何在我的RTL代码中调用Designware中的ip库？11-27
• · How do we make trigger signal in verilog？11-27