使用FPGA实现TM（Traffic Management）的讨论
时间：10-02
整理：3721RD
点击：
TM是时下最流行的QOS技术，在任何多通道的数据处理设备中，TM的算法总是居于核心地位。往往一个TM算法构架，决定了一个设备或者一个系统的设计框架。
目前多数的TM功能都是由芯片产商提供，例如BroadCom和Dune，都提供自己的TM设计构架，而且完全不同，相互之间不能兼容。而且业内也没有统一的TM的概念或者TM的行业标准。
像华为和中兴，目前的TM构架都是参考DUNE的概念。这点华为还走到了前头，而中兴目前还没有具体的成果出现。
我们这个帖子就是像让所有关注TM的人进来讨论一下，如何采用FPGA实现TM，以及一些技术细节。现在我们知道，Xilinx和Altera都有第三方提供TM IP Core，不过灵活性非常不能恭维，如果各位要掌握TM中的核心技术，或者各位像构架像样的TM，那么请自己动手完成。这是一个非常复杂的过程。希望我们的帖子能给各位一个启发。
目前多数的TM功能都是由芯片产商提供，例如BroadCom和Dune，都提供自己的TM设计构架，而且完全不同，相互之间不能兼容。而且业内也没有统一的TM的概念或者TM的行业标准。
像华为和中兴，目前的TM构架都是参考DUNE的概念。这点华为还走到了前头，而中兴目前还没有具体的成果出现。
我们这个帖子就是像让所有关注TM的人进来讨论一下，如何采用FPGA实现TM，以及一些技术细节。现在我们知道，Xilinx和Altera都有第三方提供TM IP Core，不过灵活性非常不能恭维，如果各位要掌握TM中的核心技术，或者各位像构架像样的TM，那么请自己动手完成。这是一个非常复杂的过程。希望我们的帖子能给各位一个启发。
顶一个
TM最关键的几个点是什么?或者说难点在哪里?我觉得有以下几个:
(1) 队列分配，也就是Queue Assignment
按道理说这个算不算TM的一个部分，目前还存在争议。有些提供商认为是TM的一个部分，有些则不这么认为。争议的理由就在于Queue Assignment在一些方案中带有路由算法的成分了，很多地方通过PP（Packet Precessor）来完成这个任务。
如果各位在做TM，那么队列分配是绕不开的，因为牵涉到路由算法，所以它比较复杂。
(2) Buffer管理，或者叫MMU
一个牛×的TM，应该能够管理多大256K以上的队列。各位如果做过数据缓存和转发逻辑，应该知道256K个队列是什么概念。那该需要多么复杂的缓存管理，才能在面对这么多的队列的时候能保证带宽，延时符合要求。
(3) 调度（Scheduling）
这个算法虽然很成熟，例如RR、SP、WFQ等等，明摆在那里。不过要实现对K级队列的调度，这里面也存在难度。
(4) Policing和Shapping
策略和整形，难
还有其他。我这里抛砖引玉
QoS以前玩过，现在都忘了。哥们在哪儿做?
兄弟啊，偶现在32k的队列都头疼啊，你用到256K应该是100G的TM吧
MMB NAN A ！
同行，顶，关注。
很想知道大致思路，我现在正做一个类似的项目，头大了。把10G的带宽限制在6G.
只想问。这个技术是应用在复杂协议通信系统上的吗?