微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问个入门问题

问个入门问题

时间:10-02 整理:3721RD 点击:
同步系统中,信号总在时钟的上升沿改变,是不是就是在建立保持时间之内改变,那么信号不都存在亚稳态吗,

实际上是在上升沿以后的一段时间,寄存器有传播延时

楼上正解,你看到在同沿变化,应该是前端仿真器上的波形,实际你可以用示波器看看,还是有一点延时的。

楼上正解

我猜是这样的,上升沿到来时,寄存器的连线会有延时。

连线和建立都需要时间啊

都是用上升沿,速度才能上去

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top