微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > set_clock_groups

set_clock_groups

时间:10-02 整理:3721RD 点击:
set_clock_groups -asynchronus -group {C1 C2 C3} -group ....
一个group内部的时钟没有约束关系,那是不是就是认为同步,会去分析timing

不是同步而是STA会去分析相关的路径



    比方说,C1/C2/C3,工具会认为是同步的

楼上正解,是你让工具把它们当同步的来考虑,不是实际。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top