微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何保证电路在10%的timing偏差内还可以正常工作?

如何保证电路在10%的timing偏差内还可以正常工作?

时间:10-02 整理:3721RD 点击:
设计好了前端RTL代码,现在要求在10%的timing内保证电路可以正常工作。这个10%timing应该如何保证,单纯由后端去实现,还是说在前端设计中去做这个?
如果偏差小于10%,如3%,又应该如何?

+10%ocv

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top