使用IBUFDS接收差分信号问题

时间：10-02 整理：3721RD 点击：

最近参与一个项目，使用FPGA扩展百兆以太网，遇到一个奇怪的现象，描述如下:
扩展的两个MAC可以正常工作，工作时钟25M。另外一个需求，接收一对差分信号出问题了，在没有差分输入情况下，IBUFDS输出25M脉冲。感觉奇怪，请高人指点。
我分析:1.差分引脚分配到全局时钟资源了，但查看分配引脚只是普通IO。
2.差分输入收到了25M信号的影响，但输入引脚处确实都是低电平。

好，谢谢分享

上一篇：DDR3初始化不成功 MIG KC705
下一篇：XILINX ZC706开发套件使用问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器