微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于sdf反标后仿的问题

关于sdf反标后仿的问题

时间:10-02 整理:3721RD 点击:
pt生成的sdf文件里延时都是0.002(非整数的延时),反标到网表里做后仿时调出波形来看,延时都变成了整数,(用ncverilog和modelsim仿真都如此),感觉延时信息好像没有反标上,直接调用的是库里的最坏延时,但是仿真的时候又显示sdf读取上了,不知道什么原因,希望各路大神解答,谢谢

自顶一贴     ,感激不尽



    Hi, 有没有可能是timescale的问题
`timescale unit / precision, 请检查那个precision是否够小,比如0.002至少要到unit的千分之一级别,类似 1ns/1ps



   应该是够的,精度设的是1ps,最后发现问题了,是读sdf文件时读的是typical的延时,而生成的sdf文件里typical延时为null,只有最大和最小延时,改过来就可以了,谢谢回答


多谢更新,下次调试时我们也留意一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top