微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于FALSE PATH的问题请教下大家

关于FALSE PATH的问题请教下大家

时间:10-02 整理:3721RD 点击:
最近在研究Quartus的时序设置,看到FALSE PATH这一块的时候,不太理解一些约束命令(很基础的问题,囧),没找到相应的基础介绍,因此想来请教下大家。
set_false_paths –through Mux_1/S1 –through Mux_2/S1
set_false_paths –through Mux_2/S2 –through Mux_2/S2
比如这个时序约束,Mux_1/S1处用的是“/”。

set_false_path –from [get_pins reg1|clk]–to [get_pins reg2|datain]
而这个时序约束,[get_pins reg1|clk]处用的是“|”。

set_false_path –fall_from clk1–to [get_pins test_logic|*|datain]
set_false_path –from [get_pins test_logic|*|clk] \
-to [get_pins test_logic|*|datain]
set_false_path –from [get_pins test_logic|*|clk] -to [get_ports test_out]
再比如这个时序约束,
[get_pins test_logic|*|datain]处,“|*|”是什么意思呢?

我知道这是tcl脚本语言吧,不知道有什么好点资料专门讲解tcl与Altera或Xilinx结合使用的资料,谢谢大家啦。

最后附一篇参考文档:对FALSE PATH的理解

自己顶一下。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top