dc中create_clock

时间：10-02 整理：3721RD 点击：

在DC中对一个input clk信号create_clock，然后用report_port -v clk查看这个clk输入端口的属性，发现它没有clock属性。
但是，对一个output clkout信号create_clock，然后用report_port -v clkout查看这个clkout输出端口的属性，发现它有clock属性。
怎么解释呢，呼叫大神

上一篇：VIVADO综合自定义代码实现双端口分布式RAM出错（ISE综合没问题）
下一篇：关于`define的作用域的一些疑问？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类