微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > VIVADO综合自定义代码实现双端口分布式RAM出错(ISE综合没问题)

VIVADO综合自定义代码实现双端口分布式RAM出错(ISE综合没问题)

时间:10-02 整理:3721RD 点击:
Xilinx官方distributed RAM双端口RAM只支持一个端口写操作,想自己实现两个端口都支持写操作的分布式RAM


ISE综合很快就可以通过,可以看资源占用,在VIVADO平台下,综合一直过不了,综合半个小时也没有结果,尝试(* ram_style="distributed" *),会提示一个warning,说无法用BRAM DRAM实现,后来改成(* ram_style="register" *),还是会有这样的问题,综合过不了。



求助一下,有没有遇到过类似问题解决的。

这是由器件特性决定的,而不是Coding Style


您说的器件决定是说分布式RAM不能支持两个端口写?但是我看UG901里ram_style可以配置成 block 、disrtibuted、register、ultra,配置成register不可以吗?

小编最后这个问题解决了么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top