微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 做数字低功耗设计

做数字低功耗设计

时间:10-02 整理:3721RD 点击:

数字SOC低功耗设计已经是不可避免的趋势了,完成一个超低功耗芯片设计并不是简单的事情,因为其中牵扯的事情太多了。现今cadence和synopsys都推出了低功耗设计流程,但是后端的实现并不能对功耗降低造成最大影响。因此本群的宗旨是从系统级别开始的完整低功耗设计。
我们一起来学习讨论从系统级别开始的低功耗设计,直到tape-out

有兴趣,报名了

呵呵。有兴趣

有兴趣,报名了。

怎么这么点人感兴趣呀?

有兴趣,加入啦

建议也成立一个MSN group,thanks

有兴趣,加入啦

表示有兴趣,申请加入!

有兴趣,加入了能干嘛?

求加入。

小编,赶紧开始啊,加入没动静了

太好了,加我一个

正在做后端,求指导,求加入

我现在也是,,,求加入

没下文了?

很感兴趣,申请加入啊~

我也想参加呢,

申请加入

申请加入啊,小编

怎么这么点人感兴趣呀?aaaaaaaaaaaaaaaaaaaaa

带我一个虽然我懂得不多,求指导

相当想加入,目前真好有一项目,小编加我吧。等待。期待。

接下来要弄下DC,,,申请加入...

申请加入,具体有什么活动?

求加入

以后要做处理器架构低功耗,加入

OKOKOK

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top