微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于dc中source脚本的问题

关于dc中source脚本的问题

时间:10-02 整理:3721RD 点击:
最近用脚本综合DC时,发现即使脚本中有错误,dc也会综合完,由于执行的太过,终端上也找不到出ERROR的是哪一句?请问有没有办法让dc遇到错误自动停下来,或者方便的定位执行中error的方法?
感觉不敬,谢谢各位赐教

source  -echo -verbose  your.tcl

set_app_var sh_continue_on_error false



   谢谢,原来还可可以这样,感激不尽



   感谢回答,这个好像不能自动终止运行的脚本啊



命令不起效,那采用下面的方式吧。
将执行结果输出到log中,手动查看ERROR/Warning,出现问题就Ctrl+c终止DC。
1. 在读入RTL或者初次设置SDC时会出现Error/Warning,可以采用上述方法。
2. 其他时候出现问题的情况很少了。
不适合手动的情况,你可以使用脚本自动处理。


请问怎么把log输出保存下来呢,对linux不熟悉



   1. 启动dc的时候,dc_shell -gui -f script | tee log_name   2. 已经启动dc, source -verbose script > log_name

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top