保持时间不足，求解

Error: c:/altera/13.1/quartus/eda/sim_lib/cycloneive_atoms.v(4542): $hold( posedge clk &&& reset:680704877 ps, d:680705099 ps, 230 ps )

你的工程的STA分析过了么?

you need check all path  from  clk   to d.  and need confirm the STA is clear first.
Maybe you could insert  buffer  to solve hold time issue.

thanks

这是remove and recovery 的问题， 你能确定这个reset 在工作的时候是静态信号， 不是变化的信号， 这个不影响