大佬求助
时间：10-02
整理：3721RD
点击：
verilog中if(tx_sf_reg[0])表示什么意思?是tx_sf_reg[0]发生变化还是tx_sf_reg[0]==1'b1呢?
谢谢谢谢
谢谢谢谢
后者！
if (tx_sf_reg[0]==1) 等同於 if (tx_sf_reg[0])
@(tx_sf_reg[0]==1)]是发生变化
没看懂您写的，哪个是发生变化?
有@的就是偵測发生变化
后者！
就是该信号为1 高电平
后者！
Thanks