• · 求助各位大侠，xrc中的问题12-29
• · XRC command的區別12-29
• · RF layout 不需要多围guard ring 吗？12-29
• · 谁知道calibre中跑lvs时的power nets的文件怎么写？谢啦12-29
• · layout_XL怎么用啊12-29
• · 为什么跑DRC时总出现栅格的错误？ 郁闷好几天了都.........12-29
• · 求助：版图换工艺12-29
• · 大家版图上的对图符号都设计成什么样12-29
• · 请问TM、TM1、TM2和UTM这几种top metal的区别？12-29
• · dump techfile问题：XST_AUTO_LM是什么12-29
• · 菜鸟求助pcell问题12-29
• · calibre 验证 提取floating net12-29
• · 抽LPE如何指定只抽取指定line间的RC？12-29
• · laker提取lef问题12-29
• · 请教关于foundry提供的Disign Rule里层次运算中一些符号的含义？12-29
• · IC 版图设计和电路原理图设计有什么不同？12-29
• · 寄生参数的影响12-29
• · 掩膜版共用问题12-29
• · layout XL 出了问题，求解决12-29
• · 求教：怎样用skill对layout进行读取操作。12-29
• · 目前 layout extract 好像都是 2D12-29
• · 大家目前画版图都用什么软件？12-29
• · 关于滤波器版图方面注意点12-29
• · Cadence CAD 的待遇一般会比画版图的高吗？都负责些什么？12-29
• · chipsmith反向提图12-29