• · 调用pdk库怎么设置finger型mos管的gate间距和contact个数12-30
• · 关于calibre验证问题？12-30
• · 下载完整版本 virtuoso assura calibre install scape12-30
• · ic6中调用孔问题！求解决12-30
• · rpposab在版图中第三端怎么连接？12-30
• · 用PADS怎样布双面板？12-30
• · 各位大牛，运放中浮动电流源在版图中不起作用啊 怎么回事！12-30
• · （已解决）cadence IC5141中 undo（撤销）的最大次数设置后无法保存怎么解决？12-30
• · N+ diffused resistor w/o salicide这个是N+无缘区电阻吗？12-30
• · cadence中root权限中为什么不能启动icfb&12-30
• · 顶层芯片电源线的布局！12-30
• · 关于MOS管手画的讨论12-30
• · latch-up等效电路产生分析12-30
• · pex 的 calibre view setup 中的 schematic library 是设置什么的12-30
• · 抽取LEF文件为何会有overlap这一层？12-30
• · calibre 問題12-30
• · 电路匹配器件的匹配性问题12-30
• · virtouso的用法12-30
• · 流片和掩模版问题，请帮忙解答下概念上的问题，多谢！12-30
• · 用laker 提取LEF的问题12-30
• · 多晶硅栅不能两端都打孔连接金属为什么？12-30
• · Cadence assura RCX参数提取错误12-30
• · 有谁知道cadence 的复制操作怎么完成啊？有这方面的资料更好12-29
• · Calibre在candence软件下怎么设置环境，求高手指点。12-29
• · layout完成后，想做光罩的mask layer的gds, 该如何做？12-29