微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > calibre 验证 提取floating net

calibre 验证 提取floating net

时间:10-02 整理:3721RD 点击:
如题,在做0.18um CSMC 工艺验证时发现lvs报告出来的floating net 巨多,而且有些似乎改了之后仍然显示有问题,请问如何解决这个问题,是不是calibre lvs 验证文件的设置问题呢?

我也遇到过这个问题!还是没解决!

求大神啊。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top