• · 求教：怎么在terminal中运行 assura drc/lvs12-29
• · top route vdd & gnd重疊12-29
• · laker 可以有角度的切割嗎？！12-29
• · 关于mask文档的问题12-29
• · ADE仿真软件12-29
• · Label可以放在金属2上吗？12-29
• · virtuoso layout editor 和virtuoso_XL layout editor的区别是什么？12-29
• · calibre验证出问题12-29
• · pad到沉底寄生电容 请教12-29
• · 为什么我的版图和电路图每个cell的名字都不一样？12-29
• · 0.35微米下哪個匹配的更好？12-29
• · 紧急情况，layout保存了，但重启电脑后就消失了，回到原先的版本，急救！12-29
• · 关于反向版图元件的求助12-29
• · 做模拟设计需要有画版图的基础不？12-29
• · LVS 验证文件，请教兄弟一下，怎么看懂下面语句，感谢！12-29
• · 请教导出CDL网标时，设置check LDD是什么意思？12-29
• · lvs通过，但是rve过不了12-29
• · 菜鸟求助lvs文件的问题12-29
• · 菜鸟学画版图,求推荐适合的教材！谢谢！12-29
• · 热阱和冷阱的区别？12-29
• · 跑DRC遇到的天线问题12-29
• · 高压PMOS管为什么要做2个ring.....12-29
• · 求救：谁用过assura跑过后仿啊？12-29
• · 有谁知道SMIC 0.18um的PWL层是干什么的？12-29
• · 求大神讲解、资料12-29