• · Calibre LVS - DATABASE EXTENT 数值是怎么定义的，通过什么获得的？12-31
• · 请教STA中set_output_delay -min 对保持时间做约束时间为什么可以为负值呢？12-31
• · icc route 完之后 setup violation12-31
• · 后端面试题工艺方面的12-31
• · PT需要吃spef和sdc两个文件，和网表文件，这三个文件分别从哪里来的？12-31
• · ICC后带寄生用PT进行STA，min_capacitance违例需要修改吗？求大神解疑，急！12-31
• · place_opt中power选项的疑惑12-31
• · 大家说说STA与SSTA的异同，现在STA用的好像比较多啊12-31
• · 关于ic版图电源地的提取12-31
• · Techgen生成的qrctechfile不能用，报错EXTIQRC-314，求解12-31
• · 如果.lib中的index自己写，应该依据什么呢？12-31
• · icc中是否要删除空cell12-31
• · verilog代码DC综合的问题（verilog code design compilar）12-31
• · DC综合的错误：Invalid delay direction for port12-31
• · DC中transition的问题求助12-31
• · DC和PT12-31
• · DC如何启动？求助。并奉献两个软件，免费12-31
• · Read RTL Design 指的是什么？12-31
• · 关于DC中 命令 characterize的一个疑问12-31
• · dc综合简单计数器12-31
• · 求助大侠们，Design Compile之后逻辑功能出现问题12-31
• · def 交互DRC问题12-31
• · 有关仿真软件VCS多核并行仿真12-31
• · ICC后做后仿发现波形输出除了前面一段以外，后面全是不定态XXXXX12-31
• · lib库的问题12-31