微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > icc route 完之后 setup violation

icc route 完之后 setup violation

时间:10-02 整理:3721RD 点击:
CTS完之后,violation都清掉了,但是route后又出现了!
report Timing 发现数据路径的clock source latency 和时钟路径上的差很多,但是这是同一条路径!而且暂时没设置derate!
为啥会差别这么大呢?(大概差4ns左右,而generate clock才7ns)!但是icc里面看不到这段路径的详细信息!
请教各位,这个是不是有问题?还是我route环境设置有问题!?

自己顶一个

是不是crosstalk太大了

crosstalk 在route的时候考虑进去了,应该进行优化了的

是不是约束的问题 check一下

report_timing时带上option :-path_type full_clock_expanded仔细比较下route前后的时序,应该是某个cell的transition或load或crosstalk变化造成的。

您好,请问,现在找到问题的原因出在哪了吗?

请教您一个问题,您认为在route前和后,timing为什么会变化呢?route后会有crosstalk使timing变差?load在route前后为什么可能会变呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top