微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 后端面试题工艺方面的

后端面试题工艺方面的

时间:10-02 整理:3721RD 点击:
.18, .13, 65nm, 55nm,这些工艺在后端设计时,有些什么不同的?
我感觉各个工艺厂商的也有些不同。

面试官的意思是问这些工艺在后端设计时flow的不同吧。
要我答“.18, .13, 65nm, 55nm,这些工艺在后端设计时,有些什么不同的?”
就答后端设计时这些工艺的flow的不同点。
扯不上foundry。

这个题太大了吧,要是把每个尺寸不同点都说下,再解释清楚流程,一两个小时没了。

这道题另外一种问法:
55nm、65nm、0.13um 0.18um的design在PR、PV、signoff中分别有哪些区别?

你要了解所面试的公司,是做正向p2R还是反向的,再回答,如果是做反向的,你的回答可能不是别人想问的。
不同的方向理解的流程是不一样的。

这可问倒我了,只做过65,40,28的怎么办?

小编牛X,我们这些小同学还有好多要学呀

那你的理解具体有些什么呀?

持续关注!

怎么没大神来回答一下啊。期待中

大致有下面几类
1)layer的层数,厚度的不同,对route的限制越来越多,20nm后,出现double patten
2)cell的种类增多,各种Vt,track,channel length,从40nm以后,有温度翻转的现象,16nm用到了finFET 技术
3)做后端时,max transition,length,fanout,cap;OCV,derating,xtalk,EM,IRdrop,shielding的要求变得严格。signoff corner越来越多

学习了 感谢小编!

这个问题包含很多内容, 有些知道的可能都没想到,一下说不全

期待答案

感谢小编的回答!

马克,以防以后被问到类似的问题!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top