微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 一个面试题

一个面试题

时间:10-02 整理:3721RD 点击:
面试被问到的:
1在cts的spec里用routeclknet和在global detail阶段再route clk有什么区别?
2在cts时,用clockDesign 和用cksynthesis有什么区别?
请各位赐教!

1、我觉得是考察,route clock net在哪个阶段做,在不同阶段做有啥不同
2、clockDesign是ckSynthesis的升级版,老一辈的人都用ckSynthesis,参数设置上有不同吧

1. 我认为没有区别,都是call NanoRoute进行NDR route。你可以用两种方式来进行clock net routing。第一,直接在CTS阶段进行route,并保留;第二,在CTS阶段生成route guide,来指导route阶段进行routing。
2. clockDesign = create clock tree spec + read spec + ckSyntheis + ckECO + clock net route; 对于ckSynthesis,建议添加-forceReconvergent
凭记忆写的,没有查UG,有错误请指正

1) 有区别,要结合clock和signal route,以及postCTS opt的效果来考虑这个问题,

我想了很多,但是还是不能想出个所以然来,小编能说的在详细一些吗?

最近做了一些实验,有了一些体会,不知道正确与否,理解如下:
在clock tree时,有无routeclknet主要就是针对RC提取是否接近真实状况,如果在clock tree时不用routeclknet,那么RC抽取和真实状况有点差别,尽管在PostCTS opt时不会去动clock tree.所以在postcts opt后在route的话,运行时间可能更快一点。如果在clock tree就routeclknet,那么clock Net就是fixed,其分析的时序就是最终route后的状况,所以在post cts opt时工具就fix住clock tree,只opt data path,所以时序应该更难收敛一些,因为clock tree固定死了,一点可调的余地都没有了,运行时间也可能更长一些。所以我认为应该在clock tree时,routeclknet NO ,然后opt postroute后,先route clock在route signal最好,希望小编指正!

顶一下!

分析的蛮细的呢。

建议把标题改一下,比如 加入 关键词 cts,让人能够一目了然这是pr的题目。搜索的时候也好搜索到,回答的人就会多。

是不是一个考虑时钟驱动一个不考虑。



同问

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top