关于DC中 命令 characterize的一个疑问

想问下 这个characterize命令到底是怎么使用的呢? 流程是什么呢
看ug上说：
current_design top
characterize U2
current_design B
compile

上面B是一个subdesign，U2是B在top level例化的一个instance；但是ug上又提到：Can only be used when all blocks are compiled；
想问下，既然block已经compiled的了，为什么还需要提取其周围特性，再对其compile一次呢?

帮顶，对于这个命令，同样不解

可以从顶层的timing constraint中抽取出子模块的约束

这种方法对大型设计而言可以减少运行时间。
先粗略的跑一边top design, 这样各个小模块之间的driver, load都已经有了。
characterize的过程可以将各个小模块的约束抽取出来，同时还包括了小模块的周围环境（input driver, output load...）
那么在分别优化sub module的时候才是有意义的。

那么在对top综合的时候 要不要打散呢，compile_ultra加不加选项-no_autoungroup 呢

这个不加也行吧！没有具体研究过这个，你可以自己拿个小电路对比一下。

顶贴赚积分