微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC综合对复位信号的设置问题

DC综合对复位信号的设置问题

时间:10-02 整理:3721RD 点击:
求助下,在DC综合时对复位信号应该怎么约束啊?
我在综合时,发现复位路径上出现了很大的Fanout,transition time很大,delay很大,导致时序不满足。
我的综合约束设置,对设计约束最大扇出为15,结果综合后复位路径上出现了扇出为80的情况。
做过很多实验,对reset信号不设置dont touch,设置为ideal net或者不设置ideal net,结果都无法解决复位信号的扇出问题。
求助各位大神,应该如何设置来解决复位信号的大扇出问题?

一般综合时候,reset 直接设false_path,不用管fanout

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top