微波EDA网,见证研发工程师的成长! 2025婵犲痉鏉库偓妤佹叏閻戣棄纾块柟杈剧畱缁狀垶鏌ㄩ悤鍌涘04闂傚倸鍊风粈渚€骞栭锔藉亱闁绘劕鎼粻顖炴煥閻曞倹瀚�02闂傚倸鍊风粈渚€骞栭锕€绐楁繛鎴欏灩缁狀垶鏌ㄩ悤鍌涘 闂傚倸鍊风粈渚€骞栭銈傚亾濮樼厧娅嶇€规洑鍗抽獮鍥敆婵犲應鍋撻崸妤佺叆闁绘洖鍊圭€氾拷濠电姷鏁搁崑鐐哄垂閸洖绠规い鎰剁畱缁狀垶鏌ㄩ悤鍌涘
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 做lvs时layout认不出dcap

做lvs时layout认不出dcap

时间:10-02 整理:3721RD 点击:
我在做lvs时,发现layout认不出来dcap导致lvs不过,然后我将cdl中的dcap都注掉,然后就过了。我用的工具是calibre。求助各位大神是不是在做lvs的时候要设置哪个option吗?

抽的过程中有错吗

保存netList时 将physical cell加到网表中

physical cell 没有加到网表里

这个是layout没有认出来decap吧,小编都说了注释掉cdl里decap就过了。
说明layout少东西。
试试LVS SPICE CULL PRIMITIVE SUBCIRCUIT YES

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top