• · 用TOP metal route 信号线是否合适12-30
• · LVS报缺失port12-30
• · 关于icc中悬空的问题，急急急！12-30
• · ICC report_power12-30
• · set_annotated_latency12-30
• · set_dont_touch_network set_auto_disable_drc_nets12-30
• · 关于setup问题？12-30
• · 新人关于uncertain的一些理解，希望大家给予指正12-30
• · 请教一个clock的约束问题12-30
• · DC综合后用modelsim做仿真12-30
• · 求助IC设计软件下载地址及共享12-30
• · 如何检查版图中连线VIA孔个数是否足够12-30
• · ICC做完create_fp_placement后，cell隔row摆放，不知道什么原因？12-30
• · 关于OCV算法在PT中的应用12-30
• · Astro问题求教，不胜感激！12-30
• · 如何才能确定某模块，比如CPU，在某一特定频率下，比如200MHz，最小的工作电压12-30
• · SOS！ Cadence TF文件导入时出现错误 无法导入这是为什么？12-30
• · 菜鸟求助 area report 与网表不符怎么回事12-30
• · 关于综合方式的问题12-30
• · power domain 与 voltage area的区别12-30
• · 求助，在root下建立一个用户后，dc_shell命令无法使用12-30
• · .sdc中关于uncertainty的问题12-30
• · Why a rigorous clocking is essential in VLSI？12-30
• · max_transition max_capacitance12-30
• · 如何更快的找出网表里cell的时钟端的具体的pin名12-30