关于setup问题？
时间：10-02
整理：3721RD
点击：
大家好，如图所示，是lib文件中一个寄存器的D端口相对于时钟端口的setup检查表。我奇怪的是，表中怎么会出现负值呢?谢谢各位了。
图1
说明这个FF的内部clk快于信号，所以不需要外部额外的setup
一般这种FF需要比较大的hold time
应该是内部的clk信号慢于数据信号吧?
是内部的clk信号慢于数据信号
谢谢楼上的指正！