关于icc中悬空的问题，急急急！

各位大侠，我的icc完成之后，里面很多的float，我看了一下 都是D触发器的一端没有连接，可能是Q也可能是~Q。整个电路都是好的 因为版图提取的v文件仿真过了。现在的问题是这么多的float是不是应该接地还是不管，因为做的是数模混合。要是不管的话会不会影响。数字的时钟是1.28MHZ的。模拟载波频率是2.4G！求大侠赐教啊！

接tie cell

输入最好tie 到gnd，输出无所谓，

大侠这个tie cel是什么意思?

大侠这个都是触发器的或者寄存器的一端口没有连接，不是输入吧应该算是输出吧都应该是电路中间的寄存器的一端没有连接不懂是输入还是输出?亲感谢啦

Q和Q~是DFF的输出，如果conformal/formality确认没有问题的话，可以让它们open。
看看那些输出悬空的DFF是不是spare cell?或者综合后的vnet里也是open的?

我说的是输出pin，任何一个leaf pin都有方向的啊，
b比如触发器的D，clk是输入， Q，QN是输出，
QN不用不是很正常，又不是每个flop的，Q，QN都需要被使用的，

都是输出，但是不知道不连接会不会影响电路的真确性，就是不连接会不会有外界的信号影响电路啊。是不是应该接地， 但是接地?如果接地的话应该咋样接，在dc综合出来的时候就接吗?