微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 为什么 spare cell 要把它们的输入全部接logic0, 而输出悬空呢?

为什么 spare cell 要把它们的输入全部接logic0, 而输出悬空呢?

时间:10-02 整理:3721RD 点击:
难道这么接只是暂时的?ECO用到的话,会打断 tie 连接,然后连到其他cell的输出?
还是直接就用这样连接好的spare cells 来增加逻辑。
这么接的目的又是什么呢?

从LVS、布线、布局、功耗的角度讲,这样最好

floating 怕有泄漏电流, 主要是1或者0 不定态导致的
通常所有gate输入都不允许floating, 输出则可以floating,因为输出有可能用不到,比如QN,

小编定海神针啊

小编大大好,输出floating时为了防止泄露电流,那输入不 floating是为了防止什么呢?如果floating会造成什么后果?

学习了!谢谢小编

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top