微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC综合后,查看电路发现多了一个悬空的引脚,求解疑?

DC综合后,查看电路发现多了一个悬空的引脚,求解疑?

时间:10-02 整理:3721RD 点击:
DC综合后,查看电路发现多了一个悬空的引脚,求解疑?检查多次,RTL代码中并无此port。问:是否可以将其删除?怎样才可避免此现象?

哪位大神帮忙回复回复啊

可以向前端确认一下这个port是否本来就是悬空的。
一般有悬空的也很正常,并不影响后端。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top