• · extract_model问题12-30
• · 如何采用ilm方法完成top level布局布线12-30
• · encounter中dbGet结果如何输出到文件12-30
• · 关于shieding12-30
• · 求解释create_wire_load~12-30
• · 关于加p/g pads 的问题12-30
• · dc中.pdef文件的读取求助12-30
• · 哪位高手帮我看下这个LVS的结果帮忙分析下原因啊12-30
• · clock source delay 的问题12-30
• · 斑竹救命啊！数字lvs文件和模拟以及rf的lvs一样吗？12-30
• · 讨论各大城市的IC前后端设计的待遇状况12-30
• · 求助lvs错误~关于property~12-30
• · 求助，进行LVS验证时，网表中的“.”和“*”的区别12-30
• · dc中group的使用12-30
• · 数字后端如何处理模拟模块12-30
• · uncertainty中的jitter到底是哪一类jitter12-30
• · 对于较大的设计，要不要按模块划分做成macro，然后拼合在一起？12-30
• · DFT S29 Warning 求解12-30
• · ICC中如何提取电源地pin的信息12-30
• · SMIC18的IO库问题12-30
• · icc 使用中遇到的问题12-30
• · astro 中不能修天线效应 为什么？12-30
• · 1P8M 6X1Z12-30
• · ICC自动把DC出来的网表端口名字add_0,读进来以后变成add12-30
• · 形式验证出错12-30