对于较大的设计，要不要按模块划分做成macro，然后拼合在一起？

非常有必要，不然整个chip跑palce rout的话，几个星期都跑不完

走Hierarchical Flow，参见UG
先在chip level划分数个partition
在对每个partition进行block level implementation
再到top level进行assemble partition
就这么三步，认真看一看UG，写得很清楚，差不多两天就能学懂
实际做的话，一周之内也能run得差不多了