微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于综合方式的问题

关于综合方式的问题

时间:10-02 整理:3721RD 点击:
如果采用从下至上的综合方式,在做顶层综合的时候应该如何添加约束呢?开始我在综合顶层的时候添加约束还是和做底层模块综合时的约束差不多,综合完后有很多违例,最后基本把所有的约束都删了,只保留了设置时钟、工作环境等几个约束,才没有问题了。我的顶层模块只是调用底层模块没有其他耦合逻辑,另外顶层还带有pad。请问我这样将大多数约束都删了 能行吗?

顶层管顶层啊, 下面的用ilm/etm 来取代就好了,当做一个link library ,
你有多少sub hierarchy,不大的话一把做掉好了,

哦,明白了,底层做成了ddc格式,谢谢回复

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top