微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如何检查版图中连线VIA孔个数是否足够

如何检查版图中连线VIA孔个数是否足够

时间:10-02 整理:3721RD 点击:

版图中如何检查metal连线间VIA孔个数是否足够?
特别是电源地这种信号线,线宽都比较大,当有通过VIA孔进行跨线,当只有几个孔甚至一个孔时,LVS验证是通过的,但肯定是通不过电流要求,对于这种情况有什么方法可以检查出来呢?求解中
本人也想到一种思路就是求面积比,但以前没有用过coverage(geomGetCoverage)命令,怎么弄都不成功,急求解!这是采用divA的命令,如何采用Calibre命令那用如何呢?

drc检查阿,但是不是满足你所说的电流要求就要做power分析了吧。那个更准确吧。

do EM check

本人已解决,谢谢各位,本人用Calibre DENSITY命令,以检查M1和M2之间的V1为例:
PD_V1 {
M1M2 = (M1 AND M2) INTERACT V1
DENSITY V1 <0.2 INSIDE OF LAYER M1M2
}
这样即可检查,取0.2是以VIA孔间距等于VIA孔大小,则面积比为:N*N/(2N-1)*(2N-1)<1/4,近似取0.2.

真聪明,写runset让工具查 ,

厉害! 学习了!
不知道是否是calibre版本的问题 要在 INSIDE OF 后面加 LAYER

我平时用calibre检查天线效应的命令,实质也是检查孔面积和金属相交面积的比的大小。和4楼的原理一样,貌似4楼的方法更正道。学习了。

貌似N*N/(2N-1)*(2N-1)>1/4?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top