• · clock 問題12-30
• · encounter11.1 怎么读入sdc文件啊，找了半天....求解12-30
• · astro 添加PAD12-30
• · ICC function/test mode 下的cts12-30
• · 关于power compiler的几个问题12-30
• · 为什么有时需要create一个virtual clock，然后input/output delay和它相关12-30
• · 综合时哪些cell不用用？用了个AND2ST3X，7ns的延时12-30
• · 连到芯片port的cell延时为啥太大？12-30
• · set_clock_group设置问题12-30
• · report_timing 有的path找不到为十么？只有-input_pins才看到12-30
• · cts时候是否设置对某个模块skew不care？求问答。12-30
• · 同步复位电路综合布局布线，静态时序满足，反标仿真有不定态，请问怎么解决？12-30
• · 在encounter中，跨时钟的PATH如何去掉12-30
• · update_clock_latency12-30
• · 这样的hold违规有问题吗？12-30
• · 不同电压域之间的时序路径怎么timing12-30
• · 求助：encounter place 阶段的trial route phase 1e 时间过长12-30
• · A Problem when using PrimeTimePX12-30
• · lvs抽取网表过程中ERC错误12-30
• · lvs 报错 求大神解决12-30
• · centos6.2 安装cadence610 失败记录 等高手解决12-30
• · 请教如何APR时不改变netlist12-30
• · up size修setup违规疑问12-30
• · PR分析的Timing Violation。12-30
• · 请教一个calibre LVS的问题。12-30