请教一个calibre LVS的问题。
Error:Different numbers of ports.
Error:Power or ground net missing.
其中ports数目相差了几百个，我认为是我的设计里的IO pad或者IO filler导致的问题。
请问是不是要在v2lvs生成的sp文件里对pad或者power、ground再定义点什么啊?要写的话应该怎么写呢?非常感谢！
你应该看看到底是schematic中少了port还是layout中少了port
如果是schematic，则在schematic中添加上missing的port；如果是layout中，则需要在layout的top level添加这些port的text；
还有你这上面的Power/ground有missing的情况啊。这个问题必须解决的
INITIAL NUMBERS OF OBJECTS
--------------------------
LayoutSourceComponent Type
--------------------------
Ports:37748*
Nets:38483966*
Instances:44M (4 pins)
46393846*MN (4 pins)
71055673*MP (4 pins)
2020R (2 pins)
01*D (2 pins): p n
10*D (2 pins): p n
------------
Total Inst:11769954
错误如上所示。
听说Power/ground要打label，要在哪里打啊?格式是怎么样的呢?
不胜感激！
你实际的输入输出port是多少个?3377 or 48?
你用什么工具生成版图?
感谢sunshinell 的关注！
我是在encounter里生成的版图，转换成gds文件进virtuoso，再用calibre做的LVS.
就是一个简单的乘法器，没有337个port，也没有48个。所有PAD，加上电源，地，和corner才44个。
刚接触数字后端，遇到了一大堆问题。
你的schematic中有48个，那么说明你在module中定义的端口就有这么多啊！
而你的layout中可能是很多顶层的net什么打上text了，也被抽取成为端口了。
如果我要去修改这个顶层net的text，是直接在版图中修改呢?还是在哪个文件里面修改啊?
LVS report 里面这部分的信息呢?
【NUMBERS OF OBJECTS AFTER TRANSFORMATION】
另外，在做LVS验证时，可以在LVS Options里面选择Ignore layout and source pins during comparison
等待你的信息反馈
重新在encounter中布线之后,port数目变化了，
CELL COMPARISON RESULTS ( TOP LEVEL )
##########################
# ###
##NOT COMPARED#
# ###
##########################
Error:Different numbers of ports (see below).
Error:Ground net missing in layout.
LAYOUT CELL NAME:top
SOURCE CELL NAME:top
--------------------------------------------------------------------------------------------------------------
INITIAL NUMBERS OF OBJECTS
--------------------------
LayoutSourceComponent Type
--------------------------
Ports:96848*
Nets:58015919*
Instances:44M (4 pins)
61125799*MN (4 pins)
79677631*MP (4 pins)
2020R (2 pins)
01*D (2 pins): p n
10*D (2 pins): p n
------------
Total Inst:1410413455
NUMBERS OF OBJECTS AFTER TRANSFORMATION
---------------------------------------
LayoutSourceComponent Type
--------------------------
Ports:96838*
Nets:35153625*
Instances:11M (4 pins)
3346358*MN (4 pins)
3352427*MP (4 pins)
2020R (2 pins)
01*D (2 pins): p n
02831*INV (2 pins)
038*NAND2 (3 pins)
01*NAND3 (4 pins)
05*NAND4 (5 pins)
075*NOR2 (3 pins)
03*NOR3 (4 pins)
01*NOR4 (5 pins)
01*AOI_2_1 (4 pins)
09*AOI_2_2 (5 pins)
06*AOI_2_2_2 (7 pins)
02*OAI_2_1 (4 pins)
016*OAI_2_2 (5 pins)
0202*SDW2 (3 pins)
343164*SUP2 (3 pins)
40*SUP3 (4 pins)
10*SUP4 (5 pins)
20*SPUP_2_1 (4 pins)
90*SPUP_2_2 (5 pins)
71*SPUP_2_2_2 (7 pins)
32952*SMN2 (4 pins)
10*SMN3 (5 pins)
50*SMN4 (6 pins)
070*SMP2 (4 pins)
01*SMP3 (5 pins)
30*SPMN_2_1 (5 pins)
160*SPMN_2_2 (6 pins)
2323SPMN((2+2)*1) (7 pins)
88SPMN((2+2)*1*1) (8 pins)
2323SPMP((2+2)*1) (7 pins)
88SPMP((2+2+1)*1) (8 pins)
------------
Total Inst:75014347
* = Number of objects in layout different from number in source.
选了Ignore layout and source pins during comparison，
还剩下：
Error:Power or ground net missing.
可能是电源地的label没打上，但又不知在哪打，怎么打。
你可以把lvs rule文件里面的关于电源和地的语句注释掉，然后再验证
我的意思就是不要pin，不要电源地，所有的都统统普通话，不拘泥于什么pin什么power/ground然后验证
还有要注意看erc的信息，看看有没有短接的情况等
11# rodgersli
如果打标的话，你可以看lvs rule里面
TEXT LAYER 146 ATTACH 146 metal6
PORT LAYER TEXT 146
这类信息。
在版图里面用【l】快捷键添加。
不过个人喜欢用ignore pin的方式验证，一个样的
OK.
When you import GDS; make sure the layer mapping is correct.
If you are sure that your mapping file is correct, thencheck the signal label.
You do not have Power and/or Ground. (your layout does not have INV, that means no substrate connect to Power/Ground. Try to use metal text (or pin) to put label on your power bus. (such as VDD, VSS...). Becarefulnot to miss label the Power and Ground. If you have Power and Ground short together. You will have bigger problem.
首先解决电源地的问题
这个我感觉你的rule里面定义电源地的时候有问题，或者在v2lvs出来的spice netlist没有global 电源地?
昨天遇到一同样的问题了，正愁着解决呢
你好，我在做LVS时LVS Options里面选择Ignore layout and source pins during comparison，然后lvs成功了，是不是版图就画对了?但是我看你说还要在版图设置top level加pin，请问是什么意思?3q