微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 在encounter中,跨时钟的PATH如何去掉

在encounter中,跨时钟的PATH如何去掉

时间:10-02 整理:3721RD 点击:
在设计中有两个时钟,对于输入信号,在不同功能的工作模式下送给不同的时钟。这两个时钟异步,也不希望PATH跨这两个时钟域。
create_clock ACLK -period 5
create_clock BCLK -period 16
set_false_path -from [get_clock ACLK] -to [get_clock BCLK]
set_false_path -from [get_clock BCLK] -to [get_clock ACLK]
set_input_delay -clock ACLK 1.0 IN1
set_input_delay -clock BCLK 5.0 IN1 -add_delay
在CTS前,report_timing时只根据ACLK、BCLK报了各自的timing,没有出现跨时钟域的路径出现。
但是CTS后,出现了一个对BCLK的输入input_delay的5ns约束,但是却由ACLK采样的PATH,(在约束中对ACLK的约束是1ns,所以这个不希望出现的PATH导致了很大的violation)。
我的问题是:既然已经通过set_false_path将两个时钟说明为异步了,为什么还会有跨时钟域的PATH出现?

用set_clock_group,把它们设为异步试试。感觉是设上了false path,应该不会报出跨时钟域的路径

set_false_path肯定是管用的,你这边的问题在于为什么CTS后会出现这个情况。
几个可能性及解决方法 :
1) cts之后把set_false_path再设置一遍。有可能有各种各样的原因导致前面的没有保存下来
2) check一下你有没有clock source path.

因为CTS后的SDC文件是需要重新改的,所以肯定set_false_path有重新再设置一遍。
“2) check一下你有没有clock source path”是指什么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top